Protel电气规则检查与网络表生成PPT（附表 网络表）

一、电气规则检查（ERC）

1. 目的：在生成网络表之前，检查原理图中的电气连接是否存在错误或警告，例如未连接的引脚、输出短路、输入悬空等。
2. 操作步骤：

• 打开原理图文件。

• 执行菜单命令 Tools → Electrical Rules Check（或 Project → Compile PCB Project 相关设置）。

• 在弹出的 ERC 对话框中设置检查规则和报告选项。

• 运行检查，在 Messages 面板查看结果。

• 根据报告修正原理图，直到没有错误。

1. 常见错误与处理：

• Floating input pin：输入引脚悬空，需连接或添加上拉/下拉。

• Output pin shorted to power：输出短路到电源，检查连线。

• Unconnected pin：引脚未连接，确认是否需要连接。

二、网络表生成

1. 目的：将原理图中的元件和电气连接关系转换为网络表，作为 PCB 布局布线的依据。
2. 操作步骤（Protel 99SE / Altium Designer 类似）：

• 执行 Design → Create Netlist（或 Tools → Generate Netlist）。

• 选择网络表格式（如 Protel、OrCAD 等）。

• 设置输出选项，确认生成。

• 保存网络表文件（.net）。

1. 网络表结构：包含元件列表（[ ]）和网络连接列表（( )）。

三、网络表示例（附表）
以下为一个简单网络表片段示例，上表电路包括电阻 R1、电容 C1、电源 VCC 和地 GND。

[
R1
RES 10k
]
[
C1
CAP 100uF
]
(
Net1
R1-1
C1-1
VCC
)
(
Net2
R1-2
C1-2
GND
)

说明：第一段方括号内为元件信息：元件标识、封装、参数；圆括号内为网络信息：网络名称、连接的元件引脚。其中 Net1 连接 R1 引脚1、C1 引脚1 和 VCC；Net2 连接 R1 引脚2、C1 引脚2 和 GND。实际网络表中可能包含更多元件和网络，此处仅作示意。